WEST

Generate Collection

L5: Entry 2 of 6

File: JPAB

Oct 18, 1996

PUB-NO: JP408272501A

DOCUMENT-IDENTIFIER: JP 08272501 A

TITLE: TERMINATION CIRCUIT OF MEMORY MODULE

PUBN-DATE: October 18, 1996

INVENTOR-INFORMATION:

NAME

COUNTRY

MATSUOKA, TAKASHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TAKAOKA ELECTRIC MFG CO LTD

APPL-NO: JP07097671

APPL-DATE: March 31, 1995

INT-CL (IPC): $\underline{G06} + \underline{3}/\underline{00}$; $\underline{G11} + \underline{C} + \underline{5}/\underline{00}$

ABSTRACT:

PURPOSE: To enable the effective <u>termination of a bus</u> signal to be executed regardless of the mounting conditions of a <u>memory</u> module at the time of constituting an electronic computer main <u>memory</u> by the <u>memory</u> module.

CONSTITUTION: The termination circuit is constituted of a mounting judging circuit 6 judging whether or not the memory modules 2 are mounted on respective sockets 1 and a selecting circuit 7 selecting the one which is located farthest from the output end of a bus signal drive IC4 within the memory modules 2 judged to be mounted by the mounting judging circuit 6 so as to operate an active terminator 8 which is fitted in the neighborhood of the socket 1 for the memory module 2.

COPYRIGHT: (C) 1996, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-272501

(43)公開日 平成8年(1996)10月18日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
G06F	3/00			G06F	3/00	K	
G11C	5/00	303		G11C	5/00	3 0 3 Z	

審査請求 未請求 請求項の数1 FD (全 4 頁)


(21)出願番号	特願平7-97671	(71)出願人	000002842 株式会社高岳製作所
(22)出顧日	平成7年(1995)3月31日		東京都千代田区大手町2丁目2番1号
		(72)発明者	松岡 隆志 愛知県西春日井郡西枇杷島町芳野町3丁目 1番地 株式会社高岳製作所名古屋事業所 内

(54) 【発明の名称】 メモリーモジュールのターミネーション回路

(57)【要約】

【目的】 電子計算機のメインメモリーをメモリーモジュールで構成する際に、メモリーモジュールの実装状況 に関係なく、バス信号を有効にターミネーションできるようにする。

【構成】 メモリーモジュール2が各ソケット1に実装されているか否かを判定する実装判定回路6と、この実装判定回路6により実装されていると判定されたメモリーモジュール2のうち、バス信号ドライブIC4の出力端から最も違いメモリーモジュール2を選定して、そのメモリモジュール2用のソケット1の近傍に取り付けられたアクティブターミネータ8を動作させる選定回路7とから構成する。



【特許請求の範囲】

【請求項1】メモリーモジュールが各ソケットに実装されているか否かを判定する実装判定回路と、この実装判定回路により実装されていると判定されたメモリーモジュールのうち、バス信号ドライブICの出力端から最も違いメモリーモジュールを選定して、そのメモリモジュール用のソケットの近傍に取り付けられたアクティブターミネータを動作させる選定回路とからなるメモリーモジュールのターミネーション回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電子計算機のメモリー モジュールのバス信号のターミネーション回路に関する。

[0002]

【従来の技術】電子計算機のメインメモリーをメモリーモジュールで構成する場合、図8に示すように、必要最大数のソケット1を準備し、必要最小数のメモリーモジュール2を実装するのが一般的である。このときバス信号3のターミネーションは、バス信号ドライブIC4の20出力端から物理的に最も違いところ(末端)でターミネータ5により行うものである。

[0003]

【発明が解決しようとする課題】メモリーモジュール2は、バス信号ドライブIC4の出力端から近い順に実装していくわけであるが、このとき準備されたソケット1の数に比べて実装されているメモリーモジュール2が少ない場合が多く、バス信号ドライブIC4の出力端から最も遠いメモリーモジュール2からターミネータ5までの物理的な距離が長くなり、ターミネーションの効果が30小さくなる。そこで本発明では、実装されているメモリーモジュールのうちバス信号ドライブICの出力端より最も遠いメモリーモジュールの近傍でターミネーションを行うことで、その効果を上げることを目的とする。

[0004]

【課題を解決するための手段】メモリーモジュールが各ソケットに実装されているか否かを判定する実装判定回路と、この実装判定回路により実装されていると判定されたメモリーモジュールのうち、バス信号ドライブICの出力端から最も遠いメモリーモジュールを選定して、そのメモリモジュール用のソケットの近傍に取り付けられたアクティブターミネータを動作させる選定回路とから構成する。

[0005]

【作用】各ソケットにメモリモジュールが実装されているか否かを実装判定回路により判定し、実装されているメモリーモジュールのうちのバス信号ドライブICの出力端から最も違いメモリーモジュール用のソケットの近傍のアクティブターミネータを選定回路により動作させる。このようにすると、メモリーモジュールの実装状況 50

に左右されず、バス信号は常に有効にターミネーション される。

[0006]

【実施例】以下、本発明の実施例を図1ないし図7を参 照して説明する。図1は、本発明の実施例のブロック図 である。仮にNo. 1 からNo. mまで m個のメモーリモジュ ール2用のソケット1があるとし、No. 1からNo. nまで n個のメモリーモジュール2が実装されているとする。 (ただし、mはnより大きい数とする。) 実装判定回路 10 6により各ソケット1にメモリーモジュール2が実装さ れているか否かを判定する。その結果、No. 1 からNo. n までの実装判定回路6は、実装(出力値:1)を出力 し、No. n+1からNo.mまでの実装判定回路6は、未実装 (出力値:0)を出力する。これらの実装判定回路6か らの出力はすべて選定回路7へ入力され、No.1からNo. mまでm個のアクティブターミネータ8のうちいずれか 一つを選定し、動作信号(出力値:1)を出力する。こ の例の場合、No. nのアクティブターミネータ8へ動作 信号(出力値:1)を出力する。その他のアクティブタ ーミネータ8へは非動作信号(出力値:0)を出力す る。これによって、実装されているメモリーモジュール 2のうちのバス信号ドライブ I C 4の出力端から最も遠 いメモリーモジュール2用のソケット1(No.nのソケ ット1)の近傍でターミネーションすることができる。 【0007】図2は、実装判定回路6の一例である。メ モリーモジュール2内にあるループ状に配線された信号 の片端をGNDレベル(OV)とし、もう片端を直流電 圧からプルアップ抵抗9を介し、実装判定の出力とす る。メモリーモジュール2が実装されているときは、G NDレベル (出力値:1)が出力され、実装されていな いときは、直流電圧レベル(出力値:0)が出力され る。

【0008】図3は、選定回路7の一例である。IN1からINmまでが、m個ある実装判定回路6からの各々の出力である。また、ACT1からACTmまでが、m個あるアクティブターミネータ8への各々の出力信号である。たとえば、No.kのアクティブターミネータ8への出力ACTkの真理値表を図中に示す。図中、1は有効を示し、0は無効を示し、Xは不定を示す。図1に示すケースでは、INnの値は1かつINn+1の値は0であるのでACTnの値は1となり、No.nのアクティブターミネータ8が動作となる。

【0009】図4ないし図7は、実装判定回路6のその他の例である。図4は、メモリーモジュール2内にあるループ状に配線された信号の片端を直流電圧レベルとし、もう片端をGND(0V)からプルダウン抵抗10を介し、実装判定の出力とするものである。図5は、メモリーモジュール2内にあるループ状に配線された信号の片端に信号発生器11をつけ、レベルの変化する信号(パルス信号・立ち上がり信号・たち下がり信号)を出

3

力し、その折り返し信号の有無で実装判定するものであ る。図6は、メモリーモジュール2内のGND(0V) 信号を直流電圧からプルアップ抵抗9を介して、実装判 定の出力とするものである。図7は、メモリーモジュー ル2内の直流電圧信号をGND(OV)からプルダウン 抵抗10を介し、実装判定の出力とするものである。

[0010]

【発明の効果】このように本発明によれば、各ソケット にメモリーモジュールが実装されていることを判定する とともに、実装されているメモリーモジュールのうちど 10 3 バス信号 れがバス信号ドライブ I Cの出力端から最も遠いかを選 定して、そのメモリーモジュールの近傍に取り付けられ たアクティブターミネータを動作させることで、メモリ ーモジュールの実装状況に左右されず、バス信号を常に 有効にターミネーションすることができる。

【図面の簡単な説明】

【図1】本発明の実施例を示すブロック図である

【図2】実装判定回路の一例を示す図である

【図3】選定回路の一例を示す図である

【図4】実装判定回路のその他の例を示す図である

【図5】実装判定回路のその他の例を示す図である

【図6】実装判定回路のその他の例を示す図である

【図7】実装判定回路のその他の例を示す図である

【図8】従来のターミネーション回路を示すブロック図 である

【符号の説明】

- 1 ソケット
- 2 メモリーモジュール
- - 4 バス信号ドライブ I C
 - 5 ターミネータ
 - 6 実装判定回路
 - 7 選定回路
 - 8 アクティブターミネータ
 - 9 プルアップ抵抗
 - 10 プルダウン抵抗
 - 11 信号発生器

【図5】 【図1】 盛定回路 实制中国路 **学校中位回路** 实证判定包路 **突装判定回路** Nal Nan No.n+1 Nam メモリー X£'|-メモリー モジコール モンシャル モジュル モジュール No. 711 No.n No.M (未)(水) (本史学) (実表) (字报) ソケット ソケット ソケット ソケット No.n+1 Nam No.h Na1 7270 アクティブ 9-17-9 Na 11-1 9-27-9 Nom He. 12

